Guide du test de Conformité PCI Express
PCI 1.0a, PCI 1.1, PCI 2.0, Expresscard 1.0
La
Norme PCI EXPRESS est la propriété du Comité PCI-SIG www.pcisig.com
Pour toute information technique ou commerciale complémentaire : Cliquer
ici
Chaque élément en
bleu souligné est un lien internet pour accéder à plus d’information
Agilent
est engagé à très haut niveau avec le PCI-SIG afin de pouvoir offrir les
méthodologies de test les plus fiables et répétables pour la caractérisation et
la certification des périphériques PCI Express
Rick Eads est le responsable application PCI Express chez Agilent Technologies
Rick EADS siège en tant que directeur
au comité PCI-SIG depuis plusieurs années.
Agilent se donne pour mission de disposer des moyens de tests pour les
nouvelles technologies dès les premiers composants disponibles et de suivre les
évolutions des normes de très près pour que les moyens de tests soient toujours
à jours par rapport aux révisions de norme adoptées par le comité directeur.
Assurer
l’interopérabilité de tous les équipements PCI Express
Afin d’assurer un fonctionnement correct de
tous les équipements disposant d’une interface PCI Express,
le Comité PCI-SIG impose une certification
rigoureuse pour l’obtention du Logo PCI EXPRESS.
Les tests à effectuer dépendent de la classe d’équipement PCI Express à tester.
Cette note d’application à pour objet le débogage, la caractérisation, et la
certification de la couche physique PCI EXPRESS. Le décodage des Paquets est
également abordé.
La caractérisation du transmetteur PCI Express s’effectue à l’aide d’un
Oscilloscope Temps réel
(tel que le DSA91304A).
La caractérisation complète d’un récepteur PCI Express nécessite également l’utilisation
d’un testeur de taux d’erreur binaire offrant des capacités d’insertion de
Jitter, d’ISI et de pré-accentuation tel que le N4903B
Synoptique simplifié d’un Lien
PCI Express
Un lien PCI
Express est une liaison série point à point permettant de remplacer les Bus PCI
parallèle utilisé historiquement dans les PC. Les Liaison PCI Express offrirent des performances supplémentaires
tout en simplifiant la conception des cartes mères.
La couche Physique d’un canal PCI EXPRESS comporte de chaque coté de la liaison,
un émetteur et un récepteur.
Contrairement à L’USB 2.0 de type HALF-DUPLEX ou la liaison ne comporte qu’une
paire différentielle (cf http://scopetools.free.fr/Applications/USB_Compliance_Testing/ ),
chaque Canal PCI EXPRESS est composé de deux paires différentielles.
Les deux
paires différentielles d’un canal PCI Express offrent simultanément un lien
SIMPLEX ‘’Montant’’ et un lien SIMPLEX ‘’Descendant’’ et donc une communication
de Type FULL-DUPLEX.
Une troisième paire différentielle fournie au récepteur une Horloge de
référence de 100MHz, utilisée par PLL du récepteur pour dé-sérialiser les
données de chaque canal PCI Express.
La norme PCI Express prenant en charge jusqu’à 32 canaux simultanément, la
bande-passante maximum théorique pour une Laison PCI Express 2.5Gb/s sur 32
canaux est de 8GB/s
Notez que PCI
Express ne se limite pas aux implémentations carte mère/carte fille, mais peut
être utilisé comme système d’interconnexion
entre deux composants au sein d’un même PCB,
ou comme d’'interface entre deux équipements
via un câble.
Les Liaison
PCI Express Gen1 fonctionne à un débit de 2,5 Gbs, 5Gbs en Gen2 et 8Gb/s en Gen3,
Les versions 2.5Gb/s et 5Gb/s utilisent le codage 8B/10B, l’encodage 8B/10B
n’est pas utilisé dans la version 8Gb/s du PCI Express Gen 3
Les temps de montée et de descente du PCIE à 2.5Gb/s, 5Gb/s et 8Gb/s sont de l’ordre
de 100 ps à 70ps.
Une
Modulation d’horloge à étalement de spectre appelée SSC Spread Spectrum
Clocking
est mise en œuvre par l’intermédiaire de l’horloge de référence 100 MHz.
L’impédance de charge est de 50 ohms en
asymétrique référencé à la masse ou 100 ohms différentiel.
La norme PCI
Express utilise une méthode de pré-distorsion numérique (Pre-emphasis ou
De-emphasys), qui augmente l’amplitude des bits qui change d’état par rapport
au bit précédent, ceci afin de compenser les pertes hautes-fréquence du canal
de transmission PCB ou câble. Ceci a pour effet d’améliorer l’ouverture de
l’œil observé au niveau du récepteur et d’assurer
un niveau de qualité de transmission à un taux d’erreur défini pour des débits
de données toujours plus rapide dans un canal de transmission à faible coût.
Les connecteurs PCI Express sont incompatibles
avec les anciens connecteurs PCI et possèdent des tailles
variables et une plus faible consommation électrique.
Une des caractéristiques intéressantes du bus PCI Express est la possibilité de
brancher ou débrancher des composants à chaud, c'est-à-dire sans éteindre ou
redémarrer la machine.
Les connecteurs PCI Express sont reconnaissables grâce à leur petite taille et
leur couleur anthracite :
Le standard PCI Express a également vocation à
supplanter la technologie PC Card sous la forme de
connecteurs « PCI Express Mini Card ». De plus, contrairement aux connecteurs
PCI dont l'usage était limité à la connectique interne, le standard PCI Express
permet de connecter des périphériques externes à l'aide de câbles. Pour autant il
ne se positionne pas en concurrence des ports USB ou FireWire
Etape 2 : Quelle
Configuration est requise pour la Caractérisation et les Tests de Conformité de
la couche Physique d’un lien PCI Express ?
a.
La
Bande-Passante
Pour
du PCI Express Gen 1 2.5Gb/s une bande passante de mesure de 6GHz est
suffisante et validée par le comité PCI-SIG,
pour le PCI Express Gen 2 5Gb/s et Gen 3 8Gb/s un modèle disposant d’au moins
12.5GHz de Bande passante est préconisé par le PCI-SIG pour la validation au
niveau silicium.
Les
Oscilloscopes DSA90604A 6GHz 20GEch/s et DSA91204A 12GHz 40GEch/s sont
respectivement agréés par le PCI SIG pour les GOLDEN Test Suite des ateliers de
certification PCI Express pour la validation de la couche Physique des
interfaces PCI Express G1 et PCI Express G2/G3.
b.
Les
Sondes Actives
En
Complément deux Sondes Actives peuvent être utilisée pour mesurer D+ et D- ou
directement le signal Différentiel pour les implémentations PCI Express Chip to
Chip
Configuration recommandée :
PCI Express Gen 1 : 2 Sondes (1134A 7GHz +E2677A) + 1 Sonde 1130A+ E2678A
pour Ref Clock
PCI Express Gen 2/Gen 3 : 2 Sondes (1169A+N5381A) + 1 Sonde 1130A+ E2678A pour Ref Clock
Accessoirement des tête de mesure SMA 100 Ohms différentielles N5380A peuvent
également être utilisées
c. Les Options Logicielles
Les
Oscilloscopes de la Famille DSA90000A Intègrent en standard 20MPts par voie
ainsi que tous les algorithmes requis pour l’analyse de liens série
rapides :
High Speed SDA :
Récupération d’horloge Flexible, Diagramme de l’œil, Décodage 8B/10B,
Réouverture de l’œil pour identification des Séquences 8B/10B corrompues
EZJIT :
Analyse de Jitter temps réel (Histogram, Tendence, FFT, Analyse de Jitter dans
une bande de fréquence donnée, corrélation du Jitter avec un aggresseur
EZJIT+ :
Décomposition de Jitter sur signaux Périodiques ou arbitraires :
quantification du Jitter TJ/RJ/DJ/PJ/DCD/ISI
Logiciel
de test de conformité PCI EXPRESS GEN1/GEN2 N5393B
Ce logiciel utilisé lors des ateliers officiels de certifications PCI Express organisés
par le PCI-SIG couvre les tests de conformité PCI Express suivants:
Tests relatifs à la caractérisation de la Référence Clock
• Phase jitter
• Rising edge rate
• Falling edge rate
• Differential input high voltage
• Differential input low voltage
• Average clock period
• Duty cycle
Test relatifs à la caractérisation de
la couche physique des liens PCI Express
Transmitter tests
PHY.3.1#26 DC common mode voltage
PHY.3.2#1 De-emphasis on multiple bits same polarity
in succession
PHY.3.2#2 Transition bit voltage
PHY.3.3#1 Transmitter eye diagram
PHY.3.3#2 Unit interval without SSC variations
PHY.3.3#3 Minimum D+/D- output rise/fall time
PHY.3.3#4 Jitter median to max deviation
PHY.3.3#5 Maximum RMS AC common mode voltage
PHY.3.3#9 Minimum eye width
Receiver
tests
PHY.3.4#1
Minimum receiver eye diagram
PHY.3.4#2 AC peak common mode input voltage
PHY.3.4#6 Jitter median to max deviation input
Note: Attention les tests de Récepteurs effectués par
l’Oscillosocpe et le logiciel N5393B ne valident pas la tolérance de Jitter du
récepteur ou sa capacité a interpréter correctement les donnée, ils valident la qualité du signal à l’entrée
du récepteur par rapport aux tolérances spécifiées par la norme PCI Express. Pour
une caractérisation RX complète un BER type N4903B doit être utilisé.
System
board (connector) tests
EM.4#4 Minimum jitter
EM.4#20 Transmitter path eye diagram
Reference
clock (connector) tests
PHY.3.3#2 Phase jitter
PHY.3.3#1 Rising edge rate
PHY.3.3#1 Falling edge rate
PHY.3.3#4 Differential input high voltage
PHY.3.3#4 Differential input low voltage
PHY.3.3#9 Average clock period
PHY.3.2#2 Duty cycle
Add-in
card (connector) tests
EM.4#13 Minimum jitter
EM.4#19 Transmitter path eye diagram
Le
logiciel de test de Conformité PCI Express N5392B offre des résultats
complètement consistant avec ceux obtenus avec le logiciel SigTest du comité
PCI-SIG
Un assistant logiciel vous guide dans toute la procédure, et vous n’avez pas
besoin de vous plonger dans le document technique des spécifications de la
couche physique.
Mise en Œuvre du logiciel de
test de conformité PCI-Express N5392B
Choisissez
le Standard PCI Express de votre Design, PCI 1.0a, PCI 1.1,
PCI 2.0, ou Expresscard 1.0
Sélectionnez votre configuration de test Transmetteur, Récepteur, Carte Fille,
Carte Système
Sélectionnez le mode Full Power ou Low Power
Sélectionnez si vous travaillez en horloge ‘’propre’’ ou à étalement de spectre
(SSC)
Sélectionnez le Datarate 2.5Gb/s ou 5Gb/s et le niveaux de Pré-accentuation
utilisé (De-emphasis)
Les tests relatifs à votre configurations PCI Express sont
automatiquement proposés
ce qui élimine les risques d’erreur et augmente la fiabilité de vos rapports
A chaque changement de connexion requis,
le logiciel de test de conformité PCI Express N5392B vous indique clairement le
diagramme de connection
Un rapport de test PCI Express
détaillé est généré avec des indications claire de Pass/Fail,
la mesure obtenue, la plage de tolérance imposée par la norme et la marge
positive ou négative par rapport à la plage de tolérance
Les diagrammes de l’oeils PCI Express sont présenté de
manière identiques à ceux du logiciel SIGTEST
Logiciel
de Décodage PCI EXPRESS GEN1/GEN2 N5463A
Ne
vous contentez pas de l’analyse de la couche Physique du PCI Express et du
décodage 8B/10B, accédez au Décodage complet du Protocole PCI Express dans
l’oscilloscope
Listing détaillé des transactions PCI Express exportable en fichier CSV
Analyse détaillées des En-têtes, Paquets et données utile PCI Express
Fonctionnalités de recherche
de Paquet PCI Express
Déclenchement sur recherche de
Paquet PCI Express
Etape 3 : Comment mesurer
les signaux ?
Afin
d’effectuer les mesures de test de conformités PCI Express, il faut pouvoir se
placer dans les conditions de test imposée par le comité PCI-SIG
Si
vous développez une carte System PCI Express G1/G2,
vous devez utiliser la carte PCI-Exress
Compliance LOAD Board CLB2 d’Intel
(équipée
de connecteurs SMP)
Note :Pour
certains tests de Composants PCI Express, vous devez concevoir une Compliance
Load Board (Impédance de charge de référence
Si
vous développez une carte fille PCI Express G1/G2, vous devez utiliser la carte
PCI Express Compliance Base Board CBB2 d’Intel (équipée de connecteurs SMP)
La
carte PCI Express Compliance Base Board permet d’alimenter votre carte fille
(Alimentation de type PC requise ), elle fournie également un horloge de
référence ‘’propre’’ (Clean Reference Clock)
Lorsqu’une carte fille est insérée sur la CBB, elle commute automatiquement en
mode d’émission de la Séquence binaire de test requise pour les mesures d’intégrité
du signal.
La CBB comporte des connecteurs Coaxiaux 50Ohms permettant la mesure de tous
les canaux PCI Express G1/G2.
La
Compliance Load Board est ici insérée dans la Compliance Base Board
Les deux cartes CLB2 et CBB2 dispose d’un bouton qui permet de commuter entre
les modes de test
2.5Gb/s -3.5dB, 5Gb/s -3.5dB et 5Gb -6dB
de de-emphasis
Présentation
Vidéo de mise en œuvre de la PCI Express Compliance Load Board
Etape 4 : Méthode de
mesure des Signaux?
Dans les cas de PCI Express Gen 1 2.5Gb/s et Gen 2 5Gb/s, nous avons affaire à
une liaison 8B/10B associée à une horloge de référence.
Une connexion direct de D+ et D- du canal PCI Express par câble coaxiaux entre
la CBB/CLB et l’oscilloscope est recommandée
Attention, sur certains oscilloscopes présentant une impédance d’entrée mal
contrôlée en fréquence, des atténuateur 6dB large bande sont requis par le
PSI-SIG.
Lors de la mesure directe par câbles SMA 50 Ohms, deux voies de l’oscilloscopes
sont utilisées, la série DSO/DSA90000A dispose d’une accélération matérielle
pour afficher simultanément les signaux unipolaires D+ et D-, le signal
différentiel associé [D+]-[D-] et le mode commun ([D+]+[D-])/2
Prévoir
au moins deux paires de câbles SMP-SMA
appariés en phase
En
Alternative deux Sondes Actives peuvent être utilisée pour mesurer D+ et D-
pour les implémentations PCI Express Chip to Chip
Configuration recommandée :
PCI Express Gen 1 : 2 Sondes 1134A 7GHz +E2677A
PCI Express Gen 2/Gen 3 : 2 Sondes 1169A+N5381A
En
Alternative une Sondes Actives peuvent être utilisée pour mesurer D+ et D- pour
les implémentations PCI Express Chip to Chip juste pour la mesure du diagramme
de l’œil
La
mesure de l’Horloge de référence s’effectues sur un point de test type
HE10 sur la CLB grâce à une sonde
Infiniimax 113XA/116XA associée à une tête de mesure à connecter E2678A
Une
sonde différentielle 1169A associée à une tête différentielle N5380A SMA
100Ohms peut également être utilisée lors des tests différentiels
INFORMATIONS
Complémentaires :
Mesures de lien PCI Express
2.0 Chip to Chip
avec Sondes Actives en étuve de -55°C à 150°C
Test de conformité en
tolérance de Jitter d’un récepteur PCI Express
Afin
d’effectuer les tests de conformité PCI Express du récepteur, il est nécessaire
de vérifier à courbe de tolérance de Jitter admissible par le récepteur. Un
générateur de données tel que le JBERT N4903B est capable de générer des
données jusqu’à 13.5Gb/s, d’insérer tous les type de Jitter requis par la norme
PCI Express de manière automatique et calibrée.
Couplé au module N4916A Il permet également d’appliquer une
pré-accentuation (de-emphasis) de 0dB à12dB
et de faire passer le signal généré dans un module interne permettant de
générer des interférences inter symboles grâce à une matrice de Pistes PCB de
différentes longueurs.
Le signal obtenu est alors connecté à l’entrée RX du lien PCI Express sous test
(qui est configuré en mode loopback ) et la sortie TX du lien sous test est
connectée à l’entrée d’analyse du N4903B.
Cette entrée d’analyse, comporte un module CDR Clock Data Recovery Flexible
dont la bande passante est programmée pour correspondre à celle de la PLL du
récepteur PCI Express.
Elle contient également un comparateur qui se synchronise sur le flot de
données afin d’identifier les bits corrompu et calculer ainsi le taux d’erreur
binaire TEB (ou BER en Anglais).
Le N4903B va ainsi pouvoir insérer de manière graduelle, automatique et
calibrée du Jitter aux différentes fréquences imposées par la norme PCI
Express, vérifier les données retournées par le composant sous test et
déterminer le niveau de BER.
Séminaire à la demande sur PCI
Express Gen 3